搜索：timescale
找到约 4 项符合「timescale」的查询结果
结果 4
https://www.eeworm.com/dl/663/197561.html
VHDL/FPGA/Verilog
基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图
基于Verilog-HDL的硬件电路的实现
9.7 步进电机的控制
9.7.1 步进电机驱动的逻辑符号
9.7.2 步进电机驱动的时序图
9.7.3 步进电机驱动的逻辑框图
9.7.4 计数模块的设计与实现
9.7.5 译码模块的设计与实现
9.7.6 步进电机驱动的Verilog-HDL描述
9.7.7 编译指令-" ...
https://www.eeworm.com/dl/829144.html
技术资料
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input       RESET,input       scl_i,      //I2C clkinput       sda_i,    & ...
https://www.eeworm.com/dl/747450.html
技术资料
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版 ...
https://www.eeworm.com/dl/747455.html
技术资料
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 FPGA
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module ...